

随书附赠：半开卷半成品资料

第一章：引论


1947年，第一个点接触式晶体管产生；肖克利：1958年，双极性晶体管；1959年，硅平面工艺，摩尔定律：晶体管数量和半导体工艺节点成倍增加。

1. CMOS 逻辑门：对于 PMOS，G 端为 0 通，对于 NMOS，G 端为 1 通。

PMOS：导通时，输入 0，得到强 1；输入 1，得到弱 1。

NMOS：导通时，输入 1，得到强 1；输入 0，得到弱 0。

2. 逻辑结构






反相器原理图 当 $g = L, g_s = 0$ 时，输入 $y = \bar{A}$ 。
 二输入与非门原理图 $y = \bar{A} \cdot \bar{B}$ 。
 二输入或非门原理图 $y = \bar{A} + \bar{B}$ 。
 传输门原理图 $y = 0|1$ ，输出强 0|1。

表达式规则：

与非：NMOS 并联，PMOS 串联； 或非：NMOS 并联，PMOS 串联；

3. 防寒 CMOS 门反向原因：保证取反，增强驱动能力，缓冲器是两级反相器组成的。



7. 版图设计规则
(1) λ 规则： λ 为特征尺寸的一半，特征尺寸是晶体管沟道的最小长度。
(2) 微米设计规则：以微米为单位规定的设计规则。

8. 设计验证：
(1) 功能仿真： 结构级模型仿真，逻辑网表仿真，晶体管级网表仿真；
(2) 形式验证： 逻辑等效性检查；
(3) 物理验证： 设计规则检查，电气规则检查，版图规则检查，版图原理图对比，版图寄生参数提取。

第二章：MOS 晶体管原理

MOSFET：金属氧化物半导体场效应晶体管

Metal-Oxide-Semiconductor Field Effect Transistor

长沟道型： 晶体管沟道足够长，耗尽层较弱；关断晶体管电流为 0。

短沟道型： 扩散电容：源漏扩散区和体之间的 PN 结电容；

1. 晶体管的非理想效应： 高电场效应：速度饱和，高 V_{ds} 下，载流子品格散射，达到最大速度；部分速度饱和状态晶体管，用 α 蔡律表示；截至区 0，线性区域性增大，饱和区速度饱和指数 $n[1,2]$ 确定；速度饱和下，晶体管完全导通时， I_D 与 V_{ds} 呈线性关系；迁移率退化，高 V_{ds} 下，载流子与氧化层界面发生碰撞，载流子速度降低；沟道长度调制：高极和体形成耗尽区，使有效沟道长度缩短，较小的内沟道导致较大电流；**阈值电压效应：** 体效应：使得沟道反型所需电荷量增加， V_T 随源极电压增加而减小；**栅氧化层降低：** V_T 随栅极电压增加而减小，栅氧化层厚度相关性①几何形状相关性

2. CMOS 反相器的直通传输特性

第三章：版图制造工艺

1. 版图设计规则：
(1) 设计规则：集成电路所用掩模的设计制备说明和规定，以特征尺寸、间距、覆盖、延伸定义；目的是为了在尽可能小面积上构建可靠工作的电路。
(2) 可靠性的设计规则：只需要编成的 λ 就能符合尺寸缩小的下一代工艺设计规则。
(3) 技术设计规则

2. 器件设计规则：① 闭合规则：N 网与相邻 N 型有源区，内部 P 型有源区保持一定间距。

② 晶体管规则

3. 互连相关规则：① 接触规则：金属与轻掺杂之间在接触下方放置重掺杂有源区；② 金属规则：金属厚度越大，密度和间距越大，宽度越大，间距规则可能增加；金属限制最大宽度规则；③ 通孔规则：金属厚度越大，通孔尺寸越大。
 4. 其他规则：钝化层规则，附加规则，划片和密封环 5. 可制造性设计规则

6. 天线效应：等离子体刻蚀工艺可能使金属过量沉积导致颗粒氧化层击穿；天线规则：没有成串通路时，金属或者多金属面与梯级面之间最大的比例；造假解决方法：上层金属路线；增加天线二极管放电。

7. 层叠规则：① 负载效应：刻蚀速率对需要移除的材料敏感，图形密度不均匀导致刻过深或不足；② 层叠规则：全芯片和指定面积范围，有源区，多晶硅，金属最大和最小密度。


8. 金属窄槽规则：① 密集金属槽：内部缺少应力释放空间；引起局部金属密度过高；② 金属窄槽规则：要求超宽金属线上留有空槽，方向沿电流方向；释放应力。
 造假解决方法：在超宽金属线上按照设计开槽；将其分成并联的多段导线。

9. 分辨率增强规则 10. 良品率改善准则

版图验证：① 设计规则检查② 电源规则检查③ 可制造性检查④ 版图原理图对比⑤ 版图寄生参数抽取

第四章：延时

传播延时：又称最长延时，输入超过 50% 到输出超过 50% 的最长时间；污染延时：又称最小时延，输入通过 50% 到输出通过 50% 的最小时延；上升时间 t_r ：从 20% 上升到 80% 所需的时间；下降时间 t_f ：边沿速率 $r_s = t_f + t_r$ ，到达时间：逻辑块中各节点翻转的最迟时间，分为插入、输出和内部节点；剩余时间：要求到达时间和实际到达时间之后，正剩余时间才满足时序要求；关键路径：限制系统工作速度的逻辑路径；RC 延时模型：采用逻辑门翻转时间的平均电阻和电容来近似非线性晶体管的特性；



栅电容和扩散电容：单位晶体管的栅电容为 C_g ，扩散电容近似为 C_d ； k 表示单位宽度的晶体管电容为 C_g ，扩散电容也为 kC_g ；增加沟道长度，栅电容按比例增加，扩散电容不受影响。

Elmore 模型：从信号源翻转到某节点发生的延时估计为： $t_{el} = \sum R_i C_i$ ，漏出 b (电气努力)：负载电容和输入电容之比，扩散电容不计入漏出。



逻辑输入到节点和输出到输出的公共电容

线性延时模型：电气努力 b ，逻辑努力 p ，寄生延时 p_s ，努力延时 t_e ，延时 dmp/bh

1. 寄生延时 (p_s)：门驱动内部电容所需时间，与门尺寸无关；

2. 晶体管的非理想效应：高电场效应：速度饱和，高 V_{ds} 下，载流子品格散射，达到最大速度；部分速度饱和状态晶体管，用 α 蔡律表示；截至区 0，线性区域性增大，饱和区速度饱和指数 $n[1,2]$ 确定；速度饱和下，晶体管完全导通时， I_D 与 V_{ds} 呈线性关系；迁移率退化，高 V_{ds} 下，载流子与氧化层界面发生碰撞，载流子速度降低；沟道长度调制：高极和体形成耗尽区，使有效沟道长度缩短，较小的内沟道导致较大电流；**阈值电压效应：** 体效应：使得沟道反型所需电荷量增加， V_T 随源极电压增加而减小；**栅氧化层降低：** V_T 随栅极电压增加而减小，栅氧化层厚度相关性①几何形状相关性

3. 晶体管的非理想效应：高电场效应：速度饱和，高 V_{ds} 下，载流子与氧化层界面发生碰撞，载流子速度降低；沟道长度调制：高极和体形成耗尽区，使有效沟道长度缩短，较小的内沟道导致较大电流；**阈值电压效应：** 体效应：使得沟道反型所需电荷量增加， V_T 随源极电压增加而减小；**栅氧化层降低：** V_T 随栅极电压增加而减小，栅氧化层厚度相关性①几何形状相关性

4. 晶体管的非理想效应：高电场效应：速度饱和，高 V_{ds} 下，载流子与氧化层界面发生碰撞，载流子速度降低；沟道长度调制：高极和体形成耗尽区，使有效沟道长度缩短，较小的内沟道导致较大电流；**阈值电压效应：** 体效应：使得沟道反型所需电荷量增加， V_T 随源极电压增加而减小；**栅氧化层降低：** V_T 随栅极电压增加而减小，栅氧化层厚度相关性①几何形状相关性

5. 晶体管的非理想效应：高电场效应：速度饱和，高 V_{ds} 下，载流子与氧化层界面发生碰撞，载流子速度降低；沟道长度调制：高极和体形成耗尽区，使有效沟道长度缩短，较小的内沟道导致较大电流；**阈值电压效应：** 体效应：使得沟道反型所需电荷量增加， V_T 随源极电压增加而减小；**栅氧化层降低：** V_T 随栅极电压增加而减小，栅氧化层厚度相关性①几何形状相关性

6. 晶体管的非理想效应：高电场效应：速度饱和，高 V_{ds} 下，载流子与氧化层界面发生碰撞，载流子速度降低；沟道长度调制：高极和体形成耗尽区，使有效沟道长度缩短，较小的内沟道导致较大电流；**阈值电压效应：** 体效应：使得沟道反型所需电荷量增加， V_T 随源极电压增加而减小；**栅氧化层降低：** V_T 随栅极电压增加而减小，栅氧化层厚度相关性①几何形状相关性

7. 晶体管的非理想效应：高电场效应：速度饱和，高 V_{ds} 下，载流子与氧化层界面发生碰撞，载流子速度降低；沟道长度调制：高极和体形成耗尽区，使有效沟道长度缩短，较小的内沟道导致较大电流；**阈值电压效应：** 体效应：使得沟道反型所需电荷量增加， V_T 随源极电压增加而减小；**栅氧化层降低：** V_T 随栅极电压增加而减小，栅氧化层厚度相关性①几何形状相关性

8. 晶体管的非理想效应：高电场效应：速度饱和，高 V_{ds} 下，载流子与氧化层界面发生碰撞，载流子速度降低；沟道长度调制：高极和体形成耗尽区，使有效沟道长度缩短，较小的内沟道导致较大电流；**阈值电压效应：** 体效应：使得沟道反型所需电荷量增加， V_T 随源极电压增加而减小；**栅氧化层降低：** V_T 随栅极电压增加而减小，栅氧化层厚度相关性①几何形状相关性

9. 晶体管的非理想效应：高电场效应：速度饱和，高 V_{ds} 下，载流子与氧化层界面发生碰撞，载流子速度降低；沟道长度调制：高极和体形成耗尽区，使有效沟道长度缩短，较小的内沟道导致较大电流；**阈值电压效应：** 体效应：使得沟道反型所需电荷量增加， V_T 随源极电压增加而减小；**栅氧化层降低：** V_T 随栅极电压增加而减小，栅氧化层厚度相关性①几何形状相关性

10. 晶体管的非理想效应：高电场效应：速度饱和，高 V_{ds} 下，载流子与氧化层界面发生碰撞，载流子速度降低；沟道长度调制：高极和体形成耗尽区，使有效沟道长度缩短，较小的内沟道导致较大电流；**阈值电压效应：** 体效应：使得沟道反型所需电荷量增加， V_T 随源极电压增加而减小；**栅氧化层降低：** V_T 随栅极电压增加而减小，栅氧化层厚度相关性①几何形状相关性

11. 晶体管的非理想效应：高电场效应：速度饱和，高 V_{ds} 下，载流子与氧化层界面发生碰撞，载流子速度降低；沟道长度调制：高极和体形成耗尽区，使有效沟道长度缩短，较小的内沟道导致较大电流；**阈值电压效应：** 体效应：使得沟道反型所需电荷量增加， V_T 随源极电压增加而减小；**栅氧化层降低：** V_T 随栅极电压增加而减小，栅氧化层厚度相关性①几何形状相关性

12. 晶体管的非理想效应：高电场效应：速度饱和，高 V_{ds} 下，载流子与氧化层界面发生碰撞，载流子速度降低；沟道长度调制：高极和体形成耗尽区，使有效沟道长度缩短，较小的内沟道导致较大电流；**阈值电压效应：** 体效应：使得沟道反型所需电荷量增加， V_T 随源极电压增加而减小；**栅氧化层降低：** V_T 随栅极电压增加而减小，栅氧化层厚度相关性①几何形状相关性

13. 晶体管的非理想效应：高电场效应：速度饱和，高 V_{ds} 下，载流子与氧化层界面发生碰撞，载流子速度降低；沟道长度调制：高极和体形成耗尽区，使有效沟道长度缩短，较小的内沟道导致较大电流；**阈值电压效应：** 体效应：使得沟道反型所需电荷量增加， V_T 随源极电压增加而减小；**栅氧化层降低：** V_T 随栅极电压增加而减小，栅氧化层厚度相关性①几何形状相关性

14. 晶体管的非理想效应：高电场效应：速度饱和，高 V_{ds} 下，载流子与氧化层界面发生碰撞，载流子速度降低；沟道长度调制：高极和体形成耗尽区，使有效沟道长度缩短，较小的内沟道导致较大电流；**阈值电压效应：** 体效应：使得沟道反型所需电荷量增加， V_T 随源极电压增加而减小；**栅氧化层降低：** V_T 随栅极电压增加而减小，栅氧化层厚度相关性①几何形状相关性

15. 晶体管的非理想效应：高电场效应：速度饱和，高 V_{ds} 下，载流子与氧化层界面发生碰撞，载流子速度降低；沟道长度调制：高极和体形成耗尽区，使有效沟道长度缩短，较小的内沟道导致较大电流；**阈值电压效应：** 体效应：使得沟道反型所需电荷量增加， V_T 随源极电压增加而减小；**栅氧化层降低：** V_T 随栅极电压增加而减小，栅氧化层厚度相关性①几何形状相关性

16. 晶体管的非理想效应：高电场效应：速度饱和，高 V_{ds} 下，载流子与氧化层界面发生碰撞，载流子速度降低；沟道长度调制：高极和体形成耗尽区，使有效沟道长度缩短，较小的内沟道导致较大电流；**阈值电压效应：** 体效应：使得沟道反型所需电荷量增加， V_T 随源极电压增加而减小；**栅氧化层降低：** V_T 随栅极电压增加而减小，栅氧化层厚度相关性①几何形状相关性

17. 晶体管的非理想效应：高电场效应：速度饱和，高 V_{ds} 下，载流子与氧化层界面发生碰撞，载流子速度降低；沟道长度调制：高极和体形成耗尽区，使有效沟道长度缩短，较小的内沟道导致较大电流；**阈值电压效应：** 体效应：使得沟道反型所需电荷量增加， V_T 随源极电压增加而减小；**栅氧化层降低：** V_T 随栅极电压增加而减小，栅氧化层厚度相关性①几何形状相关性

18. 晶体管的非理想效应：高电场效应：速度饱和，高 V_{ds} 下，载流子与氧化层界面发生碰撞，载流子速度降低；沟道长度调制：高极和体形成耗尽区，使有效沟道长度缩短，较小的内沟道导致较大电流；**阈值电压效应：** 体效应：使得沟道反型所需电荷量增加， V_T 随源极电压增加而减小；**栅氧化层降低：** V_T 随栅极电压增加而减小，栅氧化层厚度相关性①几何形状相关性

19. 晶体管的非理想效应：高电场效应：速度饱和，高 V_{ds} 下，载流子与氧化层界面发生碰撞，载流子速度降低；沟道长度调制：高极和体形成耗尽区，使有效沟道长度缩短，较小的内沟道导致较大电流；**阈值电压效应：** 体效应：使得沟道反型所需电荷量增加， V_T 随源极电压增加而减小；**栅氧化层降低：** V_T 随栅极电压增加而减小，栅氧化层厚度相关性①几何形状相关性

20. 晶体管的非理想效应：高电场效应：速度饱和，高 V_{ds} 下，载流子与氧化层界面发生碰撞，载流子速度降低；沟道长度调制：高极和体形成耗尽区，使有效沟道长度缩短，较小的内沟道导致较大电流；**阈值电压效应：** 体效应：使得沟道反型所需电荷量增加， V_T 随源极电压增加而减小；**栅氧化层降低：** V_T 随栅极电压增加而减小，栅氧化层厚度相关性①几何形状相关性

21. 晶体管的非理想效应：高电场效应：速度饱和，高 V_{ds} 下，载流子与氧化层界面发生碰撞，载流子速度降低；沟道长度调制：高极和体形成耗尽区，使有效沟道长度缩短，较小的内沟道导致较大电流；**阈值电压效应：** 体效应：使得沟道反型所需电荷量增加， V_T 随源极电压增加而减小；**栅氧化层降低：** V_T 随栅极电压增加而减小，栅氧化层厚度相关性①几何形状相关性

22. 晶体管的非理想效应：高电场效应：速度饱和，高 V_{ds} 下，载流子与氧化层界面发生碰撞，载流子速度降低；沟道长度调制：高极和体形成耗尽区，使有效沟道长度缩短，较小的内沟道导致较大电流；**阈值电压效应：** 体效应：使得沟道反型所需电荷量增加， V_T 随源极电压增加而减小；**栅氧化层降低：** V_T 随栅极电压增加而减小，栅氧化层厚度相关性①几何形状相关性

23. 晶体管的非理想效应：高电场效应：速度饱和，高 V_{ds} 下，载流子与氧化层界面发生碰撞，载流子速度降低；沟道长度调制：高极和体形成耗尽区，使有效沟道长度缩短，较小的内沟道导致较大电流；**阈值电压效应：** 体效应：使得沟道反型所需电荷量增加， V_T 随源极电压增加而减小；**栅氧化层降低：** V_T 随栅极电压增加而减小，栅氧化层厚度相关性①几何形状相关性

24. 晶体管的非理想效应：高电场效应：速度饱和，高 V_{ds} 下，载流子与氧化层界面发生碰撞，载流子速度降低；沟道长度调制：高极和体形成耗尽区，使有效沟道长度缩短，较小的内沟道导致较大电流；**阈值电压效应：** 体效应：使得沟道反型所需电荷量增加， V_T 随源极电压增加而减小；**栅氧化层降低：** V_T 随栅极电压增加而减小，栅氧化层厚度相关性①几何形状相关性

25. 晶体管的非理想效应：高电场效应：速度饱和，高 V_{ds} 下，载流子与氧化层界面发生碰撞，载流子速度降低；沟道长度调制：高极和体形成耗尽区，使有效沟道长度缩短，较小的内沟道导致较大电流；**阈值电压效应：** 体效应：使得沟道反型所需电荷量增加， V_T 随源极电压增加而减小；**栅氧化层降低：** V_T 随栅极电压增加而减小，栅氧化层厚度相关性①几何形状相关性

26. 晶体管的非理想效应：高电场效应：速度饱和，高 V_{ds} 下，载流子与氧化层界面发生碰撞，载流子速度降低；沟道长度调制：高极和体形成耗尽区，使有效沟道长度缩短，较小的内沟道导致较大电流；**阈值电压效应：** 体效应：使得沟道反型所需电荷量增加， V_T 随源极电压增加而减小；**栅氧化层降低：** V_T 随栅极电压增加而减小，栅氧化层厚度相关性①几何形状相关性

27. 晶体管的非理想效应：高电场效应：速度饱和，高 V_{ds} 下，载流子与氧化层界面发生碰撞，载流子速度降低；沟道长度调制：高极和体形成耗尽区，使有效沟道长度缩短，较小的内沟道导致较大电流；**阈值电压效应：** 体效应：使得沟道反型所需电荷量增加， V_T 随源极电压增加而减小；**栅氧化层降低：** V_T 随栅极电压增加而减小，栅氧化层厚度相关性①几何形状相关性

28. 晶体管的非理想效应：高电场效应：速度饱和，高 V_{ds} 下，载流子与氧化层界面发生碰撞，载流子速度降低；沟道长度调制：高极和体形成耗尽区，使有效沟道长度缩短，较小的内沟道导致较大电流；**阈值电压效应：** 体效应：使得沟道反型所需电荷量增加， V_T 随源极电压增加而减小；**栅氧化层降低：** V_T 随栅极电压增加而减小，栅氧化层厚度相关性①几何形状相关性

29. 晶体管的非理想效应：高电场效应：速度饱和，高 V_{ds} 下，载流子与氧化层界面发生碰撞，载流子速度降低；沟道长度调制：高极和体形成耗尽区，使有效沟道长度缩短，较小的内沟道导致较大电流；**阈值电压效应：** 体效应：使得沟道反型所需电荷量增加， V_T 随源极电压增加而减小；**栅氧化层降低：** V_T 随栅极电压增加而减小，栅氧化层厚度相关性①几何形状相关性

30. 晶体管的非理想效应：高电场效应：速度饱和，高 V_{ds} 下，载流子与氧化层界面发生碰撞，载流子速度降低；沟道长度调制：高极和体形成耗尽区，使有效沟道长度缩短，较小的内沟道导致较大电流；**阈值电压效应：** 体效应：使得沟道反型所需电荷量增加， V_T 随源极电压增加而减小；**栅氧化层降低：** V_T 随栅极电压增加而减小，栅氧化层厚度相关性①几何形状相关性

31. 晶体管的非理想效应：高电场效应：速度饱和，高 V_{ds} 下，载流子与氧化层界面发生碰撞，载流子速度降低；沟道长度调制：高极和体形成耗尽区，使有效沟道长度缩短，较小的内沟道导致较大电流；**阈值电压效应：** 体效应：使得沟道反型所需电荷量增加， V_T 随源极电压增加而减小；**栅氧化层降低：** V_T 随栅极电压增加而减小，栅氧化层厚度相关性①几何形状相关性

32. 晶体管的非理想效应：高电场效应：速度饱和，高 V_{ds} 下，载流子与氧化层界面发生碰撞，载流子速度降低；沟道长度调制：高极和体形成耗尽区，使有效沟道长度缩短，较小的内沟道导致较大电流；**阈值电压效应：** 体效应：使得沟道反型所需电荷量增加， V_T 随源极电压增加而减小；**栅氧化层降低：** V_T 随栅极电压增加而减小，栅氧化层厚度相关性①几何形状相关性

33. 晶体管的非理想效应：高电场效应：速度饱和，高 V_{ds} 下，载流子与氧化层界面发生碰撞，载流子速度降低；沟道长度调制：高极和体形成耗尽区，使有效沟道长度缩短，较小的内沟道导致较大电流；**阈值电压效应：** 体效应：使得沟道反型所需电荷量增加， V_T 随源极电压增加而减小；**栅氧化层降低：** V_T 随栅极电压增加而减小，栅氧化层厚度相关性①几何形状相关性

34. 晶体管的非理想效应：高电场效应：速度饱和，高 V_{ds} 下，载流子与氧化层界面发生碰撞，载流子速度降低；沟道长度调制：高极和体形成耗尽区，使有效沟道长度缩短，较小的内沟道导致较大电流；**阈值电压效应：** 体效应：使得沟道反型所需电荷量增加， V_T 随源极电压增加而减小；**栅氧化层降低：** V_T 随栅极电压增加而减小，栅氧化层厚度相关性①几何形状相关性


35. 晶体管的非理想效应：高电场效应：速度饱和，高 V_{ds} 下，载流子与氧化层界面发生碰撞，载流子速度降低；沟道长度调制：高极和体形成耗尽区，使有效沟道长度缩短，较小的内沟道导致较大电流；**阈值电压效应：** 体效应：使得沟道反型所需电荷量增加， V_T 随源极电压增加而减小；**栅氧化层降低：** V_T 随栅极电压增加而减小，栅氧化层厚度相关性①几何形状相关性

36. 晶体管的非理想效应：高电场效应：速度饱和，高 V_{ds} 下，载流子与氧化层界面发生碰撞，载流子速度降低；沟道长度调制：高极和体形成耗尽区，使有效沟道长度缩短，较小的内沟道导致较大电流；**阈值电压效应：** 体效应：使得沟道反型所需电荷量增加， V_T 随源极电压增加而减小；**栅氧化层降低：** V_T 随栅极电压增加而减小，栅氧化层厚度相关性①几何形状相关性

37. 晶体管的非理想效应：高电场效应：速度饱和，高 V_{ds} 下，载流子与氧化层界面发生碰撞，载流子速度降低；沟道长度调制：高极和体形成耗尽区，使有效沟道长度缩短，较小的内沟道导致较大电流；**阈值电压效应：** 体效应：使得沟道反型所需电荷量增加， V_T 随源极电压增加而减小；**栅氧化层降低：** V_T 随栅极电压增加而减小，栅氧化层厚度相关性①几何形状相关性

38. 晶体管的非理想效应：高



9_u是9_d3倍大，上拉寄生延时是下拉3倍大



动态有足和无足门的 P 和 g 计算，反相器的 P 和 g 均按 3 倍计算。

动态门输入在求值期间必须单调上升，输出在求值期间单调下降，不适合作为下一集动态门的输入。

多米诺逻辑




第十章：时序电路设计

静态电路：没有时钟输入的电路。动态电路有时钟输入。

锁存器：高电平触发；触发器：上升沿触发，使得输入等于输出。

时序参数和符号



符号	意义
t_{pd}	组合逻辑传播延时
t_{cd}	组合逻辑污染延时
t_{pqq}	锁存器/触发器时钟至输出传播延时 $C\bar{L} - Q$
t_{cqq}	锁存器/触发器时钟至输出污染延时
t_{pdi}	锁存器输入数据至输出传播延时 $D - Q$
t_{cdi}	锁存器输入数据至输出污染延时
t_{csup}	锁存器建立时间
t_{hold}	锁存器/触发器保持时间

时序图

- ①触发器最大延时约束： $t_{pd} \leq T_C - (t_{setup} + t_{pd})$ ，最小延时约束： $t_{cd} \geq t_{hold} - t_{cqq}$
- ②两相位锁存器的最大延时约束： $t_{pd} = t_{pd1} + t_{pd2} \leq T_C - 2t_{pd}$
- 最小延时约束： $t_{cd1}, t_{cd2} \geq t_{hold} - t_{cqq} - t_{nonoverlap}$
- ③脉冲锁存器最大延时约束： $t_{pd} \leq T_C - \max(t_{pd1}, t_{pd2}, t_{setup} - t_{pd})$
- 最小延时约束： $t_{cd} \geq t_{hold} + t_{pd} - t_{cqq}$
- ④两相位锁存器时间借用最大值： $t_{borrow} \leq T_C / 2 - (t_{setup} + t_{nonoverlap})$
- ⑤时钟偏斜与触发器的最大延时约束： $t_{pd} \leq T_C - (t_{pd1} + t_{setup} + t_{skew})$
- 时钟偏斜与触发器的最小延时约束： $t_{cd} \geq t_{hold} - t_{cqq} + t_{skew}$
- ⑥时钟偏斜与透明锁存器： $t_{borrow} \leq T_C / 2 - (t_{setup} + t_{nonoverlap} + t_{skew})$
- $t_{pd} \leq T_C - 2t_{pd1}$ ， $t_{cd1}, t_{cd2} \geq t_{hold} - t_{cqq} - t_{nonoverlap} + t_{skew}$
- ⑦时钟偏斜和脉冲锁存器： $t_{borrow} \leq t_{pd} - (t_{setup} + t_{skew})$
- $t_{pd} \leq T_C - \max(t_{pd1}, t_{pd2}, t_{setup} - t_{pd} + t_{skew})$ ， $t_{cd} \geq t_{hold} + t_{pd} + t_{skew} - t_{cqq}$

同步器公式： $P(\text{failure}) = N \frac{T_0}{T_C} e^{-\frac{(T_0-t_{setup})}{T_0}}$, $MTBF = \frac{1}{P(\text{failure})} = \frac{T_C e^{-\frac{t_{setup}}{T_0}}}{N T_0}$

第十一章：数据通路子系统 $N = MHz$

加减法：半加器、全加器的逻辑、进位产生和传播逻辑 (PG)、CPA 的主要类型 (RCA、CLA、PPA)、CSA、多输入加法、减法 基本运算：1/0 检测、数值比较器、计数器、线性反馈移位寄存器、布尔运算逻辑，乘法：无符号、有符号乘法的基本过程


半加器： $S = A \oplus B$, $C_{out} = A \cdot B$

全加器： $S = A \oplus B \oplus C$, $C_{out} = AB + AC + BC = MAJ(A, B, C)$

第十二章：阵列子系统

存储器的类型、SRAM 六管单元的结构、DRAM 的工作原理、ROM 和 PLA 电路分析与设计

存储器类型：随机存取存储器 (RAM, ROM)，串行存取存储器 (SAM)，内容寻址存储器 (CAM)



D_{12} 驱动， A_{12} 存取

①投作过程：先将一对位线预充至高电平并浮空，然后升高字线的电压，其中一条线被下拉，读出数据。②读稳定性约束条件： D_1 必须比 A_1 强，二者尺寸必须使 Q 电平保持在 P_1/P_2 反相器翻转阈值之下。

DRAM 工作原理：1 管 DRAM 单元由一个晶体管和一个电容组成，电容充满电荷为 1，无电荷为 0，行选择信号和列选择信号均为高时单元被选中，读和写操作时，行列信号均为高，存取是电荷在电容中的转移；存储内容作为电荷存储在电容上；单元必须被周期性读出并刷新，以使其存储内容不会因为电荷泄露而消失。

第十三章：专用子系统

封装作用：①提供芯片和电路板之间的信号和电源连接而且几乎没有延时和失真。②提供芯片和电路板之间的机械连接③散热④保护芯片⑤制造和测试费用降低。

时钟偏斜：一对物理标称时钟和实际的时间间隔之间的差别。偏斜来源：①系统偏斜②随机偏斜③漂移④抖动

时钟系统的结构：①时钟生成单元：调整全局时钟频率或相位，包括锁相环 (PLL) 和延时锁定环 (DLL) ②时钟分布网络：将时钟分布到整个芯片上，并使时钟偏斜最小③局部时钟门控：沿短导线将物理时钟驱动至一组钟控元件中。

第十四章：设计方法学和工具

一般设计化流程：1. 前端：①产品需求②行为/功能规格说明③行为综合

2. 后端：①结构规格说明②物理综合③物理规格说明④至 CMOS 制造厂。

标准单元布局布线设计流程：网表-(库描述)-布局-DEF-(工艺约束)时钟树综合、

布线-DEF-(工艺参数)寄生参数提取-ESPF-(库 SDF)时序分析-噪声和可靠性分析-提交制造商数据库。

时序驱动布局设计流程：(库 LEF)布局-(工艺约束 DEF)布线引擎-(工艺属性、连线电容和电阻)寄生参数提取-(库 SDF)时序分析-最终检查。

混合信号后段定制设计流程：原理图或网表-电气规则检查-电路仿真-版图构建-电路提取-版图原理图对比-寄生参数提取-原理图反标-重新仿真-设计规则检查-可靠性检查-芯片或模块完成。

第十五章：测试、调试和验证

功能等价性：①行为规格说明②RTL 规格说明③结构规格说明④物理规格说明

⑤形式验证，测试向量等价性⑥时序分析，噪声分析⑦版图原理图对比，功耗分析，设计规则检查，电气规则检查，寄生参数提取。

测试向量：应用到输入端的一组模式及期望输出的结果；应该足够大以捕获所有逻辑错误和缺陷；足够小保持合理的测试时间和测试成本；定向向量覆盖最可能出错的极端情形；随机向量检测比较难以察觉的错误。

测试平台：一段硬件描述语言代码；作为一个外壳放在待测试模块外围；加载输入测试向量到待测模块上；检查输出和期望结果是否一致。


扫描测试：扫描测试时序，并行扫描，扫描触发器



扫描全能王 创建

存储器的类型、SRAM 六管单元的结构、DRAM 的工作原理、ROM 和 PLA 电路分析与设计，*位寻址和列寻址的概念*

存储器类型：随机存取存储器 (RAM, ROM)，串行存取存储器 (SAM)，内容寻址存储器 (CAM)



SRAM 六管单元

D_{1,2}驱动，A_{1,2}存取 ①操作过程：先将一对位线预充至高电平并浮空，然后升高字线的电压，其中一条线被下拉，读出数据。②读稳定性约束条件：D₁必须比D₂强，二者尺寸必须使Q电平保持在P₂/D₂反相器翻转阈值之下。

DRAM 工作原理：1 管 DRAM 单元由一个晶体管和一个电容组成，电容充满电荷为 1，无电荷为 0，行选择信号和列选择信号均为高时单元被选中，读和写操作时，行列信号均为高，存取是电荷在电容中的转移；存储内容作为电荷存储在电容上；单元必须被周期性读出并刷新，以使其存储内容不会因为电荷泄露而消失；

第十三章：专用子系统

封装作用：①提供芯片和电路板之间的信号和电源连接而且几乎没有延时和失真
②提供芯片和电路板之间的机械连接③散热④保护芯片⑤制造和测试费用降低。

时钟偏斜：一对物理标称时钟和实际的时间间隔之间的差别。**偏斜来源：**①系统偏斜②随机偏斜③漂移④抖动

时钟系统的结构：①时钟生成单元：调整全局时钟频率或相位，包括锁相环 (PLL) 和延时锁定环 (DLL) ②时钟分布网络：将时钟分布到整个芯片上，并使时钟偏斜最小③局部时钟门控：沿短导线将物理时钟驱动至一组钟控元件中。

第十四章：设计方法学和工具

一般设计化流程：1. 前端：①产品需求②行为/功能规格说明③行为综合

2. 后端：④结构规格说明⑤物理综合⑥物理规格说明⑦至 CMOS 制造厂。

标准单元布局布线设计流程：网表-(库描述)布局-DEF-(工艺约束)时钟树综合、布线-DEF-(工艺参数)寄生参数提取-ESPF-(库 SDF)时序分析-噪声和可靠性分析-提交制造商数据库。

时序驱动布局设计流程：(库 LEF)布局-(工艺约束 DEF)布线引擎-(工艺属性、连线电容和电阻)寄生参数提取-(库 SDF)时序分析-最终检查。**混合信号后段定制设计流程：**原理图或网表-电器规则检查-电路仿真-版图构建-电路提取-版图原理图对比-寄生参数提取-原理图反标-重新仿真-设计规则检查-可靠性检查-芯片或模块完成。

第十五章：测试、调试和验证

功能等价性：①行为规格说明②RTL 规格说明③结构规格说明④物理规格说明

①形式验证，测试向量等价性②时序分析，噪声分析③版图原理图对比，功耗分析，设计规则检查，电器规则检查，寄生参数提取。

测试向量：应用到输入端的一组模式及期望输出的结果；应该足够大以捕获所有逻辑错误和缺陷；足够小保持合理的测试时间和测试成本；定向向量覆盖最可能出错的极端情形；随机向量检测比较难以觉察的错误；

测试平台：一段硬件描述语言代码；作为一个外壳放在待测试模块外围；加载输入测试向量到待测模块上；检查输出和期望结果是否一致。

扫描测试：扫描测试时序，并行扫描，扫描触发器



扫描全能王 创建

第三章：版图制造工艺

1. 版图设计规则：**①设计规则：**集成电路所需用掩膜的设计制备说明和规定，以特征尺寸、间距、覆盖、延伸定义；目的是为了在尽可能小面积上构建能可靠工作的电路。**②可缩放的 λ 设计规则：**只需要缩放的 λ 值就能复合尺寸缩小的下一代工艺设计规则。**③微米设计规则**



扫描全能王 创建

2. 器件设计规则：①阱规则：N 阵与相邻 N 型有源区，内部 P 型有源区保持一定间距。②晶体管规则

3. 互联相关规则：①接触规则：金属与轻掺杂之间在接触下方放置重掺杂有源区。②金属规则：金属厚度越大，宽度和间距规则越大；宽度越大，间距规则可能增加；金属有限制最大宽度规则；③通孔规则：金属厚度越大，通孔尺寸越大。

4. 其他规则：钝化层规则，附加规则，划片槽和密封环 5. 可制造性设计规则

6. 天线效应：等离子体刻蚀工艺可能使金属过着多晶硅积累足够电荷导致栅级氧化层击穿；天线规则：没有放电通道时，金属或者多金贵面积与栅级面积之间的最大比例；违例解决方法：上层金属跳线；增加天线二极管放电。

7. 层密度规则：①负载效应：刻蚀速度对需要移除的材料敏感，图形密度不均匀导致刻蚀过渡或不足；②层密度规则：全芯片和指定面积范围，有源区，多晶硅，金属最大和最小密度范围；

8. 金属窄槽规则：①超宽金属线：内部缺少应力释放空间；引起局部金属密度过高。

②金属窄槽规则：要求超宽金属线上留有窄槽；方向按电流方向；释放应力。

违例解决方法：在超宽金属线上按照设计开槽；将其分成并联的多段导线。

9. 分辨率增强规则 10. 良品率改善准则

版图验证：①设计规则检查②电器规则检查③可制造性检查④版图原理图对比⑤

版图寄生参数抽取



扫描全能王 创建

第七章：鲁棒性

鲁棒性：稳定性，抵御和克服不利条件的能力。工艺偏差，温度范围，电压范围，电流密度，宇宙射线影响。

偏差：PVT: 工艺偏差 (process), 电源偏差 (Voltage), 工作温度 (Temperature).

环境偏差：电源电压偏差 (设计范围 10%) 和温度偏差 (环境温度和功耗导致升温，设计低温 -40~0, 高温 85~125)

工艺偏差：器件和互连线在薄膜厚度横向尺寸和掺杂浓度偏差，①器件由沟道长度，阈值电压等，互连线偏差有线宽和间距等；②类型：批次之间，晶圆之间，管芯之间，管芯内部

偏差建模：均匀分布和正态分布

设计角：工艺和环境偏差极端下的仿真模型，T (典型), F (快速), S (慢速)

不同检查项目使用相同的设计角模型，应在各个设计角范围确保电路性能。

设计角因素：①NMOS 管速度 ②PMOS 管速度 ③互连线：电容和电阻 ④电源电压：T (标准电压) F (高电压, 上浮 10%) S (低电压, 下浮 10%) ⑤温度：T (室温 25), F (低温 -40), S (高温 85)

可靠性：①硬锁：引起集成电路永久性损耗（栅氧损耗，互连线损耗，过电压损失效，闩锁）②软锁：暂态失效，引起系统崩溃和数据丢失

闩锁效应：衬底、阱、扩散区形成的寄生双极性晶体管导通并形成正反馈环，导致 V_{DD} 和 GND 之间形成通路而使芯片严重熔毁。

保护环：①作用：防止闩锁效应，隔离噪声 ②类型：多子保护环和少子保护环

③结构：单层保护环和双层保护环。

按比例缩小：类型：1. 晶体管按比例缩小：①登纳德按比例缩小定律：器件关键参数按因子 S 缩小时性能将得到改善 ②横电场缩小：电压和距离等比例减小时，电场仍保持不变。③恒电压缩小：缩小器件尺寸但不降低电压，电场将增强 ④横向缩小：只缩小栅长。2. 互连线按比例缩小：按同比例缩小长度厚度和间距，单位长度电容不变；①局部互连线 ②半局部互连线 ③全局互连线。

第十一章 组合电路设计



扫描全能王 创建